FPGAの研修とか受けてきた(その3)

前回の続き。

今回もツールの使い方とかそんな感じ。

目新しいのはテストベンチ作ったりとかしたくらい。

以下適当にメモなど。

• componentを実際に使ってみよう，とかいう話。componentを書く場所はsignal文と同じでarchitectureのところ。矢印の向きで混乱しちゃうので，「内側のピン=>外側のピン」という表記をちゃんと覚えておくこと。
• テストベンチのentityは何も書かない。ピンが無いから。
• テストベンチのarchitectureでは，まずcomponent使ってテストベンチとテスト対象のピン接続をそれっぽく書くだけ。begin以降は入力信号をwaitやら何やら使って淡々と書く。
• wait文：wait for 10ns;とかwait on TRIG;とかwait until A='0'とかwait on TRIG for 10nsとか。
• after文：EN <= '0', '1' after 10ns;とか。(初期値0で10ns後に1になるという意味。)
• CLKもafter文で記述可能：CLK <= not CLK after　50ns;
• ってかModelSimって無償だっけ？何か制約がある？？
• JTAGのピンとFPGAボードの接触が悪すぎる件について。
• 東エレのテキストほとんど終わっちゃったけど，来週なにやるの？