なんかもうツールの使い方とかそんなんだったので，たいした内容じゃなかった。
以下適当にメモなど。
- XilinxのFPGAはCLB(LUT+FF+セレクタ)で出来てる。
- CPLDはAND-ORマトリクスが基本要素になってるんだとか。
- Xilinxの代理店は東京エレクトロンデバイスで，Alteraの代理店がアルティマ。
- FPGAはASICとCPUの中間とかいう説明があったけど，どう考えてもASIC側だろ。
- バウンダリスキャンというテスト用規格がある。実際の業務ではこれを使ってデバッグとかするらしい。→BGAとか物理的にプロービング出来ないし，FPGA内部信号とかも見れないので，非接触でのデバッグ技術が必要になってきたとかいう背景があるらしい。
- 具体的には，はじめからチップ内部にテスト用機能(接続用の配線＋記憶用レジスタ？)を持たせておいて，ツールからの操作(プログラム？？)で見たい信号を見るとかそんな感じらしい。チップとはJTAG(Joint Test Action Group)という機器を介してつなぐ。JTAGとチップはシリアル通信してるだけ。
- なんかJTAGってICEみたいなもんと思えばいいの？よくわからん。
- FPGAはメモリと構造が似ているから，時代とともにチップシュリンクしやすいらしい。
- 配置配線はコンパイルオプション的な感じで，スピード重視とか面積重視とか出来るみたい。
- 配置配線する画面では2次元だけど，実際のデバイス内部では3次元なの？(層になってるの？)
- FPGA→ASICへの置換えでどういうところが問題になるの？
- シミュレーション画面ではトリガで引っ掛けて動作確認とかする。
コメントする